1、执行菜单【File】-【Open Project…】命令,在quartus中打开一个设计项目

3、这里我们是添加一个全新的宏模块,所以选择【Creat a new custom megafunction variation】,点击【next】按钮

5、How wide should the FIFO 水瑞侮瑜be?后填写你建立的FIFO位宽多少,How deep should the fifo be?后填写你的FIFO深度,也就是能装多少个数据,下一步【next】

7、这一步可以默认设置不变,下一步【next】


10、我们可以在软件的【project Navigator】-【Files】中看到我们新添加的宏模块文件,因为在第4步我们选择的是Verilog HDL,所以生成文件是Verilog HDL代码编写的。
